

VHDL 워크플로우 및 시뮬레이션 보고서: NOT 게이트

과목명: 디지털논리회로 / VHDL 실습

제출일: 2026년 10월 6일

학번: 2023084339

이름: 김예민

1. 개요 및 목적

본 과제의 목적은 Logisim-evolution과 QuestaSim 시뮬레이션 엔진을 연동하여 VHDL 시뮬레이션 전체 워크플로우를 이해하고 검증하는 것입니다. VHDL로 기본 NOT 게이트 회로를 작성하고 Logisim-evolution에 불러와 입출력 신호 변화에 따른 동작을 확인하였습니다.


2. VHDL 소스 코드 (not_gate.vhd)

작성한 VHDL 코드는 하나의 입력 단자(a)와 하나의 출력 단자(y)를 가지는 표준 NOT 게이트 엔티티(not_gate)입니다.

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity not_gate is
5     Port ( a : in  STD_LOGIC;
6           y : out STD_LOGIC);
7 end not_gate;
8
9 architecture Behavioral of not_gate is
10 begin
11     y <= not a;
12 end Behavioral;
```



3. Logisim 회로 구성

생성한 VHDL 모듈 not_gate를 Logisim-evolution으로 가져와 메인 회로판(main)에 배치하고 입력 핀 및 출력 핀을 연결하였습니다.



4. 시뮬레이션 결과 및 동작 검증

Logisim-evolution과 QuestaSim 시뮬레이션 엔진을 연동(TCL_BINDER_RUNNING)한 후, 찌르기 도구(Poke Tool)를 사용하여 입력값 변경에 따른 출력을 검증하였습니다



검증 1: $a = 0 \rightarrow y = 1$ 입력 핀 a에 0을 입력했을 때, NOT 게이트 연산에 의해 출력 핀 y가 1로 정상 출력됨을 확인하였습니다.

검증 2: $a = 1 \rightarrow y = 0$ 입력 핀 a를 클릭하여 1로 변경했을 때, 출력 핀 y가 즉시 반전되어 0으로 바뀌는 것을 확인하였습니다.